

Fairchild의 GTLP 와 TI의 GTL: 시스템 관련 성능 비교

요약

GTL(Gunning Transceiver Logic)은 고속 백 플레인에 널리 채용되고 있는 입출력 기술이다. Fairchild Semiconductor(사)와 Texas Instruments(사)는 GTL JEDEC 사양에 따르는 인터페이스 Logic 제품을 출시하고 있다. 본고에서는 주요 백플레인 시스템 성능 속성을 기반으로 Fairchild(사)의 GTLP16612 제품과 TI GTL16612 제품을 비교해 보았다. 그 결과 Fairchild(사)의 GTLP16612가 전반적으로 더 우수한 백 플레인 드라이버 솔루션을 제공한다는 것을 알 수 있었다.

도입

고성능 시스템 백플레인의 설계에 있어 제품을 선정하는 기준은 백 플레인 기술, 커넥터 설계나 터미네이션 방법과 마찬가지로 중요하다. 백플레인 제품의 공급자와 기술을 선택할 때 대부분 경우 제품의 사양만을 관찰하고 비교한다. 그러나 사양만을 비교하면 어떤 입출력 기술이 주어진 시스템 환경하에서 가장 잘 동작하는지에 대해 정확히 알 수 없다.

본지에서는 GTL JEDEC 사양에 따라 구성된 두 종류의 백 플레인 구동 제품을 비교해 보았다. 제품의 비교를 위해 평가용 백 플레인을 이용하여 Fairchild(사)의 GTLP16612 제품과 Texas Instruments(사)의 GTL16612 제품에 대해 데이터를 추출했다(주 1). 그 결과는 시스템 환경상의 주요 파라미터를 비교할 때(속도, 노이즈, 전력 및 EMI) Fairchild(사)의 GTLP16612가 TI(사)의 GTL16612에 비해 전반적으로 우수한 솔루션을 제공한다는 것을 알 수 있었다.

주 1: 각 비교 파라미터에 있어 데이터는 동일한 시험 조건과 부하를 이용하여 각 제품으로부터 추출하였다. TI(사)의 GTL16612 샘플은 제조 일자 코드 5BCH14K의 56 SSOP 제품이었으며 Fairchild(사)의 GTLP16612 샘플들은 제품의 특성 평가용 톱에서 추출한 56 SSOP 제품이었다.

배경

1993년에 JEDEC 표준으로 승인된 GTL은 원래 CMOS로 출발하여 고속의 버스와 백 플레인을 지원하기 위해 스윙을 감소시킨 입출력 구조를 가진 구동 기술이다. JEDEC의 승인을 받은 이후 ASIC과 중앙 처리 장치에 인터페이스하기 위한 여러가지 Logic 제품들이 광범위하게 개발되었으며, 이들은 GTL의 표준 입출력 또는 그의 변형으로 설계되었다. 다양한 어플리케이션에서 GTL에 대한 관심이 나타났지만 이 기술은 백 플레인을 구동하기 위한 기술로 관심이 모아지고 있다.

Fairchild(사)와 TI(사)는 GTL 사양을 기준으로 설계된 Logic 제품들을 판매하고 있다. 그러나 양사의 제품간에는 상당한 설계상의 차이점이 있다. TI에서는 BiCMOS 공정과 고속의 출력 에지 레이트로 GTL JEDEC 사양을 완벽하게 만족하도록 설계하였다. 이에 따라 사양은 만족되었지만 정적 전력과 출력 잡음에 대한 트레이드 오프에 취약해졌다. 반면 Fairchild(사)는 더 우수한 백 플레인 구동 기술을 제공하기 위해 GTL 사양의 변형을 선택하였다. Fairchild(사)의 제품은 GTLP로서 CMOS 공정을 채택하였으며 스위칭 잡음과 신호 정정 시간 감소(즉 더 빠른 시스템속도)를 위한 에지 레이트 제어회로를 내장하고 있다. 그러나 GTLP 기술은 50Ω 송수신 라인의 입사 파형 스위칭에서 스윙의 감소, 오픈드레인 출력, 좁은 문턱 전압, 차동 입력, 낮은 입출력 커패시턴스 등 표준 GTL JEDEC 사양의 이점을 그대로 제공하고 있다.

GTLP와 GTL 표준 간의 사양 차이

CMOS공정과 에지 레이트 제어기능을 사용한 GTLP는 GTL 표준으로부터 일차적으로 VOL, VTT와 VREF 레벨의 사양이 상이하다. Fairchild(사)의 GTLP 제품의 VOL 은 0.4V@40mA의 GTL 사양과는 달리 0.65V@34mA이다. 높아진

VOL 이외에도 오픈드레인 터미네이션 전압(VTT)과 차동전압 기준(VREF)이 조정되어 출력레벨에 대한 입력레벨의 잡음 여유도를 증대시켰다. 그림 1은 VOL, VTT와 VREF의 차이 그리고 이에 따르는 잡음 여유도를 나타낸 것이다.




그림 1. 신호레벨의 비교

주요 시스템에서의 성능 비교

시스템 속도에 따른 잡음의 영향

전술한 바와 같이 제품의 사양을 비교해서는 제품들이 시스템에서 나타나는 성능을 정확히 비교할 수 없다. 이것은 TI(사)의 GTL16612와 Fairchild(사)의 GTLP16612 제품간의 교류 전파 지연 현상을 비교해 보면 잘 알 수 있다. 시방서에서의 전파 지연에 대한 사양은 GTLP16612 제품보다 GTL16612 제품이 빠르게 나와 있으나 백 플레인 시스템상에서 비교했을 때는 Fairchild(사)의 GTLP16612가 더 빠른 것으로 나타났다.


교류 전파 지연은 신호가 제품을 통하여 전파되는 데에 필요한 시간을 나타내는 것이다. 전파 지연은 시스템 타이밍 공식의 한 부분일 뿐이다. 시스템 타이밍은 제품의 전파 지연과 함께 Flight time에 따라 달라진다. Flight time은 버스상 임의의 위치에서의 구동 출력 천이와, 버스의 다른 위치상에서의 해당되는 수신 단의 입력상 천이간의 시간 지연을 의미한다. 이는 구동 출력이 스위칭 한계치를 통과하는 시점에서 VIH 이상(LH 천이의 경우), VIL 이하(HL 천이의 경우)의 레벨을 유지할 때까지의 구간으로 측정된다. Flight time은 백 플레인 트레이스 특성 (예: 인덕턴스, 커패시턴스 및 길이), 입사 파형 전압 레벨 요구사항에 대한 제품의 구동 능력, 버스의 부하, 반사 및 신호 정정시간 등에 의존한다. 정정 시간, 입사 파형 스위칭과 버스의 부하는 모두 제품의 입출력에 직접 영향을 받는다. GTL과 GTLP 모두 50Ω의 트랜스미션 라인에 대한

입사 파형 스위칭을 지원하며 입출력 커패시턴스는 낮다. (즉, 제품당 버스부하가 낮음) 그러나 평가자료에 따르면 GTLP의 추가적인 에지 레이트 제어회로를 이용하면 Fairchild(사)의 GTLP16612의 정정시간이 TI(사)의 GTL16612보다 짧다는 것을 알 수 있다. 이같은 정정시간의 향상에 의해 Fairchild(사)의 GTLP16612는 명백한 성능상의 이점을 구현하고 있다.

정정시간은 제품의 출력 잡음과 접지/VCC 천이의 부산물이다. 이들 각각의 파라미터는 출력 에지 레이트, 동적 전류와 단자/트레이스 인덕턴스(-L di/dt)의 함수이다. 출력상의 천이가 발생하면 전원핀과 출력핀 양측의 전류변화의 속도에 의해 출력 잡음과 전원 플레인 이동이 발생한다. 느린 에지 레이트와 낮은 리드/트레이스 인덕턴스의 경우 출력 잡음과 전원 플레인 이동에 의해 VOH와 VOL 레벨 주위에 소 진폭의 감쇄진동이 발생한다. 이 진동의 정정시간은 시스템의 flight time을 증대시키는데 많은 시스템 타이밍 사양들의 출력이 다음 번의 출력천이 이전에 VOL 또는 VOH의 지정된 백분율 내의 전압을 유지할 것을 요구하기 때문이다.

에지 레이트가 빨라짐에 따라 전원 플레인 이동과 출력 잡음이 증가하게 된다. 출력 잡음은 출력신호가 수신측 제품의 입력 문턱을 통해 역 공진하는 시점까지 증가할 수 있다. 이러한 상태를 흔히 링백이라고 한다. 정정시간과 관련하여 링백은 시스템의 flight time을 직접 증대시키며 시스템 수준의 속도를 떨어뜨리게 된다.

그림 2와 그림 3은 평가용 백플레인상의 GTLP 16612와 GTL16612 제품간의 파형을 비교한 것이다(주 2). 데이터는 8개의 카드가 설치되고 (균등분포) 양끝에서 V_{TT} 에 대해 50Ω으로 터미네이션된 백 플레인($Z_0=65\Omega$)의 중앙에서 1MHz로 스위칭하는 단일 출력의 경우이다. 데이터시트상의 사양에 따라 GTL에서 데이터를 추출할 때는 1.2V의 V_{TT} 를 그리고 GTLP에서 데이터를 추출할 때는 1.5V를 사용했다. 일괄형의 부하를 사용하는 경우도 유사한 파형이 발견되었다.




전파 지연 (사양) t_{PLH}
 TI GTL 16612: 4.0 최대 잡음
 FSC GTLP 16612: 8.2 최대 잡음

그림 2.

TI(사)의 GTL 제품의 경우는 low-to-high의 출력 천이가 링백을 발생시킨다는 것에 유의해야 한다. (즉 초기의 low-to-high 천이에 이어 출력은 입력 문턱 영역으로 링백한다) TI의 GTL 16612의 링백 조건은 Fairchild의 GTLP16612에 비해 긴 flight time을 요구한다(주 3). 따라서 동일한 어플리케이션상에서 Fairchild(사)의 GTLP16612가 더 빠르게 실행된다. 대부분의 시스템 성능문제와 마찬가지로 잡음의 최소화는 제품 내부 및 외부 요인들의 함수이다.

올바른 터미네이션, 배치, 커넥터의 선택, 디커플링 그리고 동일한 전원 버싱 또는 입출력 버스를 공유하는 여타 제품에 의해 발생된 잡음은 모두 시스템 수준의 잡음을 최소화하는 데 있어서 고려해야 한다.



전파 지연 (사양) t_{PLH}
 TI GTL 16612 3.8 최대 잡음
 FSC GTLP 16612 6.5 최대 잡음
 그림 3.

주 2: 평가용 백플레인은 스티브의 길이, 커넥터 설계 또는 임피던스 정합에 대해 최적화되지 않았으므로 백 플레인에 대해 수집된 데이터는 일시적인 것으로 취급한다. 최적화되지는 않았지만 백 플레인은 동일한 시스템 수준 환경에서의 제품들의 성능을 비교하도록 해준다.

주 3: GTLP16612 에지 레이트 제어회로는 오픈드레인 출력의 풀다운 트랜지스터가 on/off하는 속도를 줄인다. LH 에지에 대해 GTLP 풀다운의 느린 턴오프는 VTT에 대해 더 느린 LH 천이 속도를 나타내서 출력의 정정시간이 더 빨라진다.

표 1은 전원과 그라운드핀의 시프트에 대해 에지 레이트 제어기능의 긍정적인 효과를 나타내는 것이다. 표의 값들은 TTL에서 GTL/GTLP 방향으로 출력의 부하는 17개의 출력이 스위칭하고 하나의 출력이 스위칭하지 않는 상태에서 VTT에 대한 25Ω의 터미네이션과 그라운드에 대한 30pF비 분포성 콘덴서로 구성되었다. 모든 측정은 표준 VCC와 실온에서 행해졌다.

표 1. Quiet O/P 스위칭 (벤치 비교)

	V_{OL}	V_{OLP}	V_{OLV}	V_{OHP}	V_{OHV}
FSC GTLP16612	0.45V	$V_{OL} + 0.25V$	$V_{OL} - 0.25V$	$V_{TT} + 0.17V$	$V_{TT} - 0.25V$
TI GTL16612	0.25V	$V_{OL} + 0.60V$	$V_{OL} - 1.23V$	$V_{TT} + 1.03V$	$V_{TT} - 0.82V$

GTLP16612 대 GTLP16612 출력 파형 시뮬레이션 TI(사) GTL16612의 로우-하이 천이시에 관찰되는 링백의 진폭은 인덕턴스, 에지 레이트와 동적 전류만이 파형 완전성에 악영향을 미치는 요인들이 아님을 시사한다. TI(사) GTL16612 출력 링백은 출력 트랜지스터가 초기의 로우-하이 천이 이후 출력을 능동적으로 낮게 내린 결과로 보인다. (주 4) 이러한 현상은 순간적인 파형 시뮬레이션으로는 쉽게 모델링할 수 없다. 벤치 I/V 데이터를 이용한 GTL16612 제품과 GTLP16612 제품의 IBIS 시뮬레이션에서

Fairchild(사) GTLP16612의 파형 시뮬레이션이 비분포형의 부하 벤치 데이터를 정확히 모델링 했음을 보여 준다. 그러나 IBIS 모델로는 TI(사) GTL16612 링백 현상을 시험할 수 없었다. TI(사)에서 공급한 GTL16612 제품의 spice 모델과, 내부에서 생성된 Fairchild(사) GTLP16612의 spice 모델은 IBIS 시뮬레이션과 동일한 결과를 나타내고 있다. (즉 GTLP16612 벤치 및 시뮬레이션 데이터 그리고 GTL16612 상의 링백 조건에 대한 시뮬레이션 추적력 부족)

주 4: 링백에 대한 설명은 파형 특성과 비분포형 부하 시뮬레이션 결과에 기반한 것이다. 내부설계에 대한 정보에 접근할 수 없는 상태에서 TI GTL 링백에 대한 결정적인 정보를 제공할 수 없다.

전력

전력 관리는 거의 대부분의 어플리케이션에 있어 핵심적인 설계상의 요구사항이며 휴대용 어플리케이션의 경우 필수적이다. 전력소비 감소는 시스템 신뢰성을 향상시키며 물리적 레이어의 설계를 단순화하고 전체 시스템 비용을 줄이는데에 도움을 줄 수 있다.

능동 IC에 의해 소비되는 전체 전력은 정적인 전력요소와 동적인 전력요소로 구성된다. 이들 각각은 제품 내부에서 발생하는 전류와 제품 외부의 부하에 대해 공급하거나 공급 받는 전류의 두 성분으로 구성된다.

내부 전력소비

IC의 내부 정적(또는 정지상태) 전력은 ICCQ 전류의 결과이며 생산공정과 I/O 설계의 영향을 가장 많이 받는다. 내부의 동적 전력 즉 내부 제품의 용량을 충전, 방전하는 데에 소비되는 전력은 동작주파수, 출력 전압 스윙 진폭, 내부와 I/O용량 및 VCC 레벨에

비례한다.

GTLP16612와 GTL16612 제품에 대해 수집된 전원 대 주파수의 벤치 데이터에 의하면 양 제품의 단위 주파수 성능 당 내부 동적 소비전력이 유사하다는 것을 알 수 있다. 그러나 CMOS 제품인 Fairchild(사)의 GTLP16612는 TI(사) GTL16612에 비해 정적 ICC가 훨씬 낮은 수준이다. Fairchild(사)의 GTLP16612의 정적 ICC가 더 낮다는 것은 전체 내부 소비전력이 낮음을 의미하는 것이다.

그림 4와 그림 5는 각 제품의 내부 정적 및 동적 ICC (ICCD)의 벤치 측정을 비교한 것이다. 제품에 대해 A->B, B->A의 각 전송방향으로 여러 차례의 동적 ICC 측정을 행하였다. 출력을 오픈하여 외부영향에 의한 동적 또는 정적 전류가 측정에 포함되지 않도록 했다. 모든 측정은 표준 VCC와 실온에서 행해졌다.




그림 4

A->B	Vcc	Vccq	단위	
I _{CCD} (동적 I _{CC})	FSC	0.000	0.019	MA/MHz
	TI	0.001	0.057	MA/MHz
I _{CCD} (정적 I _{CC})	FSC	0.0	27.0	MA/MHz
	TI	4.0	66.0	MA/MHz




그림 5

B->A	V _{CC}	V _{CCQ}	단위	
I _{CCD} (동적 I _{CC})	FSC	0.105	0.036	mA/MHz
	TI	0.107	0.050	mA/MHz
I _{CC} (정적 I _{CC})	FSC	0.0	27.0	mA/MHz
	TI	4.0	66.0	mA/MHz

전력에 대한 계산에서는 모든 18비트의 데이터가 토글하는 상태에서 25MHz의 데이터 속도를 내는 것으로 가정한다 (즉 비트수=18). GTL16612와 GTLP16612 제품들은 내부에 두 개의 분리된 전원핀 전압과 전원플레인을 유지하고 있기 때문에(즉 3.3V와 5.0V) 각 전원에 대해 별도의 내부 소비전력을 계산했다. 아래의 모든 정적 및 동적 전류 데이터의 값은 벤치 측정치이다.

$$P_{Internal} = P_{static} + P_{dynamic}$$

$$P_{static} = P_{CCQ} + P_{CC}$$

$$\text{여기서 } P_{CCQ} = I_{CCQ} * V_{CCQ}(5.0V)$$

$$\text{그리고 } P_{CC} = I_{CC} * V_{CC}(3.3V)$$

$$P_{dynamic} = P_{CCDq} + P_{CCD}$$

$$\text{여기서 } P_{CCDq} = I_{CCDq}/MHz * \text{데이터 주파수} * V_{CCq} * \text{비트수}$$

$$\text{그리고 } P_{CCD} = I_{CCD}/MHz * \text{데이터 주파수} * V_{CC} * \text{비트수}$$

FSC GTLP16612	TI GTL16612
ICCQ = 27 mA ICC = 0 mA Pstatic = 135 mW	ICCQ = 66 mA ICC = 4 mA Pstatic = 350 mW
<i>A->B 방향:</i>	
비트당 ICCDq/MHz= 19 mA 비트당 ICCD/MHz= 0 mA Pdynamic = 43 mW PInternal(ab) = 178 mW	비트당 ICCDq/MHz= 57 mA 비트당 ICCD/MHz= 0 mA Pdynamic = 128 mW PInternal(ab) = 478 mW
<i>B->A 방향:</i>	
비트당 ICCDq/MHz= 36 mA 비트당 ICCD/MHz= 105 mA Pdynamic = 237 mW PInternal(ab) = 372 mW	비트당 ICCDq/MHz= 50 mA 비트당 ICCD/MHz= 107 mA Pdynamic = 272 Mw PInternal(ab) = 622 mW
<p>외부 부하에 연관된 소비전력 토렘 풀 출력구조와 CMOS 입력을 사용하는 제품의 경우(입력 누수 무시가능) 소비전력의 외부 요소는 외부 용량의 충전전에 요구되는 동적 전류에 국한된다(상호연결 용량과, 버스를 공유하는 제품의 I/O용량).(주 5) 하지만 GTL과 GTLP상에 구현된 오픈드레인 출력구조에 있어 터미네이션 전압원에 의해 공급되는 정적 및 동적 전류 역시 고려해야 한다. 외부영향의 정적 및 동적 제품 소비전력을 판정하는 가장 효율적인 방법은 다양한 주파수와 버스부하에 따르는 다양한 주파수와 버스부하를 기반으로 하는 계산을 사용하는 것이다. 아래는 TI(사)의 GTL16612와 Fairchild(사)의 GTLP16612의 외부영향 하에서 나타난 소비전력을 계산한 예이다. 이 비교에서는 그라운드에 대한 30pF의 비분포성 부하, 50MHz(50% 듀티비) 클럭 주파수와 모든 18비트의 도클(비트의 수=18)을 가정한다. 계산 결과는 TI(사)의 GTL에 있어 낮은 VOL과 VTT 값에 의해 A->B(TTL에서 GTL) 방향에서 외부 영향 소비전력이 보다 낮음을 알 수 있다. 그러나 토렘 풀 A측 출력의 경우 외부영향 소비전력은 양 제품에 있어 일치한다.</p>	<p>터미네이션에 의한 정적 출력 전력 (PST) = VOL * ITT * 비트 수 (주 6) 여기서 ITT(정적 터미네이션 전류) = (VTT - VOL)/RTERM 터미네이션에 의한 동적 출력 전력 (PDT) = VOL * ITT * dc * 비트 수 dc는 듀티 주기 CLOAD에 의한 동적 출력 전력 (PDL) = VS * Cload * Data Fq * dc * 비트수 여기서 Data Fq(데이터 주파수)는 클럭 주파수의 1/2이며 VS는 출력 전압 스윙이다. Pexternal(ab) = PST + PDL (주 7) Pexternal(ba) = PDL 주 5: 토렘 풀 출력에 연결된 버스에 전원이나 그라운드에 대한 수동 터미네이션은 포함되어 있지 않다고 가정한다. 터미네이션이 포함된 경우에는 출력 풀다운 트랜지스터를 통한 터미네이션 전력의 동적 및 정적 누수의 영향(또는 터미네이션이 그라운드에 대한 것인 경우 출력 풀업 트랜지스터를 통하여 VCC에서 그라운드로)을 고려해야 한다. 주 6: 계산에는 전력 소자의 소비전력만이 포함되며 터미네이션 저항의 소비전력은 고려되지 않는다. 전체 소비 전력을 산출함에 있어 GTL/GTLP의 전체 추가전력은 Ptotal * GTLP/GTL 제품 수 + 터미네이션 저항 소비전력(여기서 터미네이션 저항 소비전력은 (VTT-VOL)/RTERM*VTT * GTLP/GTL 버스 터미네이션의 수)이다. 주 7: 출력은 특정 시점에서 스위칭 또는 정적 상태를 유지하므로 Pexternal의 계산에는 최악의 경우의 터미네이션 누수만 포함되어 있다.</p>
FSC GTLP16612	TI GTL16612
<i>A->B 방향:</i>	
VTT = 1.5V VOL = 0.45V (typ) RTERM = 25 W PST = 340 Mw PDT = 170 mW PDL = 7 mW Pexternal(ab) = 347 mW	VTT = 1.2V VOL = 0.25V (typ) RTERM = 25 W PST = 171 mW PDT = 86 mW PDL = 6 mW Pexternal(ab) = 177 mW
<i>B->A 방향:</i>	
VS = 1.9V Pexternal(ba) = 25 mW	VS = 1.9V Pexternal(ba) = 25 mW

GTL16612와 GTLP16612간의 전체 소비전력을 비교할 경우 A에서 B 방향에서는(즉 TTL에서 GTL 방향) 보다 낮은 CMOS 내부 정적 소비전력을 가진 Fairchild(사)의 GTLP16612 제품이 TI(사) GTL 제품보다 더 낮은 터미네이션 유도전력에 의해 상쇄됨을 알 수 있다. 그 결과 제품을 A -> B (즉 TTL에서 GTL) 방향으로 동작시켰을 경우 GTLP의 전체 소비전력이 20% 낮아지나 B->A(즉 GTL 대 TTL) 방향의 전체 소비전력을 비교하면 터미네이션의 영향이 없고 낮은 내부 정적전력에 의해 GTLP는 그 전체 소비전력이 훨씬 낮아진다 (~40% 적음). 총합은 아래와 같다.
 $P_{total} = P_{internal} + P_{external}$

FSC GTLP16612	TI GTLP16612
$P_{total}(ab) = 525 \text{ mW}$	$P_{total}(ab) = 655 \text{ mW}$
$P_{total}(ab) = 397 \text{ mW}$	$P_{total}(ab) = 647 \text{ mW}$

시스템 수준의 전력을 계산할 때는 최악의 경우의 제품 소비전력을 이용하게 된다. 따라서 시스템의 관점에서는 25MHz의 데이터 속도에서(50MHz 클럭주파수) Fairchild (사) GTLP16612 제품은 TI(사) GTLP16612 제품에 비해 20% 정도 적은 전력을 소비하게 된다. 시스템 내의 GTL 또는 GTLP 제품의 수가 증가하는 경우 20%의 소비전력 차이는 결과적으로 큰 차이가 된다.

EMI
 EMI(전자기간섭)는 제품 내부 그리고 제품간의 전송매체를 통과하는 전하의 가속에 의해 생성되는 방사 노이즈를 의미한다. 방사 노이즈는 공중에서 이동하며 이것을 최소화하지 않는 경우 데이터의 불량과 간헐적인 시스템 에러를 발생시킬 수 있다. FCC에서는 최대 시스템 EMI 레벨에 대한 규정을 제시했다. 이 규정에 따라 시스템 신뢰성 및 EMI 레벨과 함께 설계변수로서의 EMI의 중요성이 부각되고 있다.

제품에 의해 생성되는 EMI는 주파수, 듀티 사이클, 출력 전압스윙 진폭, 슬루 레이트와 출력 노이즈(파형공진)에 의해 좌우된다. 제품 간의 전송매체에서 발생하는 EMI는 이들 요소들과 함께 크로스토크, 파형반사와 전원 노이즈 등 제품에서 시스템으로 발생하는 고주파 신호왜곡의 추가적인 영향을 받게 된다.
 GTLP와 GTL는 모두 출력 스윙의 감소로 인하여 TTL과 5V 출력 스윙기능에서 보다 적은 양의 EMI를 발생시킨다. 그러나 추가된 에지 레이트 제어회로는 출력천이의 고주파성분과 스위칭 노이즈를 감소시켜 Fairchild(사)의 GTLP16612는 GTL에 비해 EMI 발생량이 적다. 추가적으로 모든 여타 시스템 레벨의 조건들이 동일할 때 GTLP가 GTL에 비해 노이즈가 적다는 사실은 전송매체를 통과할 때 나타나는 EMI가 더 낮다는 것을 의미한다.




그림 6.

그림 6은 TI(사) GTLP16612 제품과 Fairchild(사) GTLP16612 제품 각각이 형성한 노이즈에 대한 벤치마크를 비교한 것이다. 데이터는 TTL 출력에 대해서는 직접접촉방식으로 그리고 GTL/GTLP 출력에 대해서는 변형된 직접접촉법을 이용하여 수집되었다. 직접접촉법은 단일의 출력을 1MHz에서 토글하며(다른 출력은 정적인 low 상태) 출력핀에 직접

스펙트럼 분석기(주 8)를 접촉시키는 방법을 사용하여 토글 중인 출력신호의 스펙트럼 성분을 측정한다. 출력에 대한 시험고정대의 부하효과를 제거하기 위해 프로브가 인가된 출력을 올린다. 출력부하는 출력천이 상태의 날카로운 부분들을 "부드럽게 곡선화"시켜 보다 낮은 EMI가 측정될 수 있다.
 GTL과 GTLP 제품에 사용되는 오픈드레인

출력구조에서 VTT연결은 출력을 토글하는 데에 요구된다. 따라서 직접접촉법의 출력을 올리는 요구사항은 GTL/GTLP 출력에 대한 EMI 측정을 수용하지 못한다. GTL16612와 GTLP16612 EMI 레벨을 비교하기 위해 직접접촉법을 변경하여 시험고정대의 VTT 에 출력 핀이 접촉하도록

요약

고성능 시스템 설계를 위한 부품을 선택할 때 데이터시트의 사양은 정확하거나 요구되는 시스템 수준 성능정보를 제공하지 못할 수 있다. 본고에서는 Fairchild(사)의 GTLP16612 제품과 TI(사)의 GTL16612 제품에 대한 주요 시스템 수준 성능데이터를 제공, 비교하여 데이터시트의 한계를 극복하고자 하는 것이다. 양 제품의 시스템 수준 성능을 비교할 때 Fairchild(사) GTLP16612가 성능상의 이점을 나타낸다는 결과가 나타났다. Fairchild(사)의 GTLP16612와 TI(사)의 GTL16612 제품은 모두 JEDEC GTL 표준에 따라 설계해서 50Ω (유효) 임피던스 트랜스미션 라인에 대한 입사파형 스위칭, 스윙출력의 감소와 좁아진 입력 문턱 등 많은 특성을 공유하고 있다. 그러나 본고에서 보여주듯이 Fairchild(사)에서 에지 레이트

했다. 이것이 직접접촉 요구사항에 위반되며 EMI 측정치를 낮출 수 있지만 동일한 고정대에서 EMI 레벨간의 정확한 비교치를 제공한다.

주 8: 데이터는 HP8591A 1.8GHz 모델 스펙트럼 분석기를 이용하여 수집되었다.

제어출력 회로를 포함한 CMOS 솔루션을 제공하기 위해 GTL사양을 변형하여 내놓은 제품이 전반적으로 더 우수한 백 플레인 드라이버 솔루션을 제공한다는 것을 알 수 있다. Fairchild(사)의 GTLP16612 제품은 더 낮은 소비전력, 낮은 EMI, 낮은 전원 노이즈와 함께 데이터시트 전파지연사양의 혼동에도 불구하고 보다 고속의 정정시간에 의해 보다 고속의 시스템 성능 제공한다.

정확한 비교를 위해 본고에서 수집, 제시된 모든 데이터는 동일한 고정대, 장비와 셋업 조건 하에서 측정되었다(주 9). 그러나 평가는 특정 부하, 측정기법과 고정대 특성에 기반한다. 모든 제품에 있어 평가 기준이 되는 것은 고객의 특정 어플리케이션이다. 설계 및 프로토타입 평가를 지원하기 위해 샘플과 시뮬레이션 모델(IBIS 및 SPICE)을 제공한다.

주 9: VREF와 VTT를 제외.

Fairchild(사)는 설명된 일체의 회로를 사용하는 데에 있어서 책임이 없으며 회로에 대한 특허상의 일체의 라이선스도 포함하지 않으며, 언제든지 해당 회로와 사양을 변경할 권리를 보유한다.

생명 유지와 관련된 정책

Fairchild(사)의 제품은 Fairchild Semiconductor(사) 사장의 명시적인 서면승인을 받지 않고는 생명 유지용 장치 또는 시스템의 주요 요소에 사용할 수 없으며 다음과 같이 정의된다.

1. 생명 유지 장치나 시스템은 (a) 외과적으로 신체내 이식을 목적으로 하거나 (b) 생명을 지원 또는 유지하며 (c) 표지상에 제공되는 사용설명에 따라 올바르게 사용할 경우의 고장발생시 사용자의 신체에 중대한 상해를 초래할 것이라고 합리적으로 예상할 수 있는 모든 장치 또는 시스템을 의미한다.
2. 생명 유지 장치 또는 시스템의 임의 요소 내의 주요 부분으로서 그 고장 발생시 생명 유지 장치 또는 시스템의 고장이 발생하거나 그 안전성 또는 효과성에 영향을 미칠 것임을 합리적으로 예상할 수 있는 모든 부품을 의미한다.

www.fairchildsemi.com